Este trabalho apresenta a arquitetura de um circuito interpolador de imagens digitais em hardware utilizando tecnicas de computacao reconfiguravel e parametrizavel. Para seu desenvolvimento foram utilizadas linguagens de descricao de hardware (VHDL) para FPGA. Os testes e simulacoes foram realizados nos laboratorios da PUC Minas em Belo Horizonte, Brasil. Devido a utilizacao de recursos de reconfigurabilidade e parametrizacao a arquitetura do circuito de interpolacao e bastante flexivel e permite um custo baixo na prototipacao dos projetos."